(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)
(45) 공고일자 2016년02월18일
(11) 등록번호 10-1592078
(24) 등록일자 2016년01월29일
(51) 국제특허분류(Int. Cl.)
G11C 5/02 (2006.01) G11C 5/14 (2006.01)
(21) 출원번호 10-2013-7025827
(22) 출원일자(국제) 2012년03월30일
심사청구일자 2013년09월30일
(85) 번역문제출일자 2013년09월30일
(65) 공개번호 10-2013-0133014
(43) 공개일자 2013년12월05일
(86) 국제출원번호 PCT/US2012/031705
(87) 국제공개번호 WO 2012/135772
국제공개일자 2012년10월04일
(30) 우선권주장
13/077,359 2011년03월31일 미국(US)
(56) 선행기술조사문헌
US20100332859 A1*
US06594169 B2*
US20090237970 A1*
US20090125687 A1
*는 심사관에 의하여 인용된 문헌
(73) 특허권자
인텔 코포레이션
미합중국 캘리포니아 95054 산타클라라 미션 칼리
지 블러바드 2200
(72) 발명자
사라스와트 루쳐
영국 에스엔17에이에스 윌트셔 스윈든 콜라드 클
로즈 10
쉐퍼 안드레
독일 38100 브라운슈베이그 벤덴스트라세 26
수프리얀토 수프리얀토
독일 38106 브라운슈베이그 알러스트라세 39
(74) 대리인
제일특허법인
전체 청구항 수 : 총 6 항 심사관 : 조성찬
(54) 발명의 명칭 3차원 집적회로 스택을 위한 에너지 효율적인 전력 분배
(57) 요 약
다수의 다이(dies)가 이들 다이 사이에 상호 연결부를 갖는 흔히 3차원 모듈(스택)이라 불리는 구조에 적층될 수
있고, 이로써 회로 컴포넌트 수용량이 증가된 IC 모듈이 만들어 진다. 이러한 구조는 여러 상이한 층들 전체적
으로 상이한 컴포넌트에 대해 전하를 전달하기 위해 더 작은 기생성분을 초래할 수 있다. 일부 실시예에서, 본
발명은 상이한 층들의 컴포넌트로 전력을 공급하기 위한 효율적인 전력 분배 방안을 제공한다. 예를 들면, 소정
의 전력 목표를 위해 전역적 전원 레일에 대한 전압 레벨이 증가되어, 요구된 전류 밀도를 감소시킬 수 있다.
대 표 도 - 도1
등록특허 10-1592078
- 1 -
명 세 서
청구범위
청구항 1
삭제
청구항 2
삭제
청구항 3
삭제
청구항 4
삭제
청구항 5
삭제
청구항 6
삭제
청구항 7
삭제
청구항 8
삭제
청구항 9
삭제
청구항 10
삭제
청구항 11
3차원 집적회로 스택을 형성하도록 함께 적층된 복수의 다이와,
각각의 다이에 전역적 고 전원을 제공하기 위해 상기 복수의 다이 내부의 하나 이상의 전역적 고 전원 레일을
포함하되,
각각의 다이는 상기 전역적 고 전원을 입력으로서 수신하여, 상기 입력으로부터 감압된 전압(a stepped down
voltage)을 제공하는 국소 전압 조정기를 포함하고, 상기 국소 전압 조정기는 상기 복수의 다이 사이의 재분배
층(redistribution layer)으로 이루어진 캐패시터를 포함하는 스위칭 캐패시터 유형의 조정기로 구현되는
장치.
청구항 12
삭제
등록특허 10-1592078
- 2 -
청구항 13
삭제
청구항 14
제11항에 있어서,
상기 복수의 다이는 프로세서 다이, 비휘발성 메모리 다이 및 휘발성 메모리 다이를 포함하는
장치.
청구항 15
제14항에 있어서,
비휘발성 메모리는 상변화 메모리를 포함하는
장치.
청구항 16
3D 집적회로 스택을 형성하도록 함께 적층된 복수의 다이와,
각각의 다이에 전역적 고 전원을 제공하기 위한 상기 복수의 다이 내부의 하나 이상의 전역적 고 전원 레일과,
상기 복수의 다이 중 적어도 일부에서 상기 전역적 고 전원을 입력으로서 수신하여, 상기 입력으로부터 감압된
전압을 제공하는 수단 - 상기 수단은 상기 복수의 다이 사이의 재분배 층으로 이루어진 캐패시터를 포함하는 스
위칭 캐패시터 유형의 조정기로 구현됨 - 을 포함하는
장치.
청구항 17
삭제
청구항 18
삭제
청구항 19
제16항에 있어서,
상기 복수의 다이는 프로세서 다이, 비휘발성 메모리 다이 및 휘발성 메모리 다이를 포함하는
장치.
청구항 20
제19항에 있어서,
비휘발성 메모리는 상변화 메모리를 포함하는
장치.
청구항 21
등록특허 10-1592078
- 3 -
삭제
발명의 설명
기 술 분 야
본 발명은 전반적으로 집적회로에 관한 것이며, 더 구체적으로는 이른바 3차원 집적회로에 관한 것이다. 예를[0001]
들어, 본 기술 분야의 선행 문헌으로는 미국특허공개공보 US2010/0332859호가 있다.
발명의 내용
과제의 해결 수단
본 발명은 제 3 프로세스 유형의 제 3 다이에 접속된 제 2 프로세스 유형의 제 2 다이에 접속된 제 1 프로세스[0002]
유형의 제 1 다이―상기 제 2 다이는 비휘발성 메모리를 제공하고, 상기 제 3 다이는 휘발성 메모리를 제공함―
와, 상기 제 1 다이, 상기 제 2 다이 및 상기 제 3 다이의 각각의 적어도 하나의 국소 전압 조정기에 대해 전압
원을 제공하기 위해 상기 제 1 다이, 상기 제 2 다이 및 상기 제 3 다이 사이에 배치된 전역적 고 전원 레일
(global high supply rail)에 전력을 제공하는 전역적 전압 조정기와, 전력 상태를 제어하는 전력 관리 유닛―
적어도 하나의 상태에 대해, 상기 제 3 다이로부터의 데이터가 상기 제 2 다이로 전달되고 상기 제 3 다이의 적
어도 일부분은 전력이 차단됨―을 포함하는 장치를 제공합니다.
도면의 간단한 설명
본 발명의 실시예들이 제한적인 의미가 아닌 예시로서 첨부 도면에 도시되며, 이러한 첨부도면에서 유사한 참조[0003]
부호는 유사한 구성요소를 언급한다.
도 1은 이종 3차원 집적회로 모듈(heterogeneous three-dimensional integrated circuit module)을 도시한다.
도 2는 일부 실시예에 따른 전력 분배 토폴로지를 갖는 3D IC 모듈의 다이어그램이다.
도 3은 일부 실시예에 따라 도 2의 3D 전력 분배 토폴로지를 위한 전력 상태 관리 방안을 도시한다.
도 4는 일부 실시예에 따라 3D IC 모듈의 개락적인 측면도를 도시한다.
발명을 실시하기 위한 구체적인 내용
다수의 다이(dies)는 다이들 사이의 상호 연결부를 갖는 소위 3차원 모듈(혹은 "스택")이라 불리는 구조내에 적[0004]
층될 수 있고, 이로써 회로 컴포넌트 수용량이 증가된 IC 모듈이 만들어질 수 있다. 이러한 구조들은 여러 상
이한 층들에 걸친 다른 컴포넌트로의 전하 이동과 관련해 더 작은 기생 성분을 만들 수 있다.
일부 실시예에서, 본 발명은 다른 층의 컴포넌트에 전력을 공급하기 위한 효율적인 전력 분배 방안을 제공한다.[0005]
예를 들면, 전역적 전원 레일(global supply rails)을 위한 전압 레벨은 주어진 전력 목표에 대해 요구되는 전
류 밀도를 줄이기 위해 증가될 수 있다. 일부 실시예에서, 고 전압 전역 레일과 국소 다운 컨버터를 갖는 계층
적 설계 구조가 이용될 수도 있다. 더 나아가, 다이-투-다이 캐패시터(die-to-die capacitors)(인접 다이 층
사이에 배치된 캐패시터)와 온-다이 캐패시터(on-die capacitors)의 혼합이 국소 전력 조절(local power
regulation)을 위해 이용될 수 있는데, 예컨대 주어진 회로에 대해 필수 온-다이 캐패시턴스를 줄이기 위해 이
용되거나 또는 더 나은 수율을 달성하기 위해 이용되고/되거나 효율적인 국소 세분 조절(local granular
regulation)을 제공하기 위해 이용될 수 있다.
또한 데이터는 요구시에 예컨대 휘발성 메모리 블록을 작동 중지시킬 수 있도록 즉각적으로 비휘발성 메모리(예[0006]
컨대 PCM 및/또는 플래시)와 휘발성 메모리(e-DRAM, DRAM) 사이에 교환될 수 있다. 이것은 전력을 절약할 수
있는 기회를 증가시킬 수 있다. 이러한 잠재적으로 보다 신속한 메모리 전환 능력을 이용하기 위해, 보다 세분
화된 제어를 초래할 수 있는 전력 상태들이 모듈에 채용된 특정 층의 관점에서 정의될 수 있다. 일부 실시예에
서, 중앙 집중화된 전력 상태 관리 정책들이 이러한 상태를 개발하기 위해 이용될 수 있다. 예컨대 적응적 어
드레스 리맵핑을 통해 효율을 개선하기 위해 보다 세분화된 전력 스로틀링(finer grain power throttling)이 이
등록특허 10-1592078
- 4 -
용될 수 있다.
더 나아가, 단일 모듈에 대해 상이한 프로세스를 이용할 수 있다는 것은 아날로그 및 로직 컴포넌트를 광범위한[0007]
다양한 상호 보완적인 곳에 위치시킬 기회를 제공한다. 예를 들어, 아날로그 감응성 컴포넌트는 예컨대 PCM/플
래시 프로세스 다이 층에 배치될 수 있고, 이것은 예컨대 컴포넌트 특성 디멘젼, 전력원 레벨 등의 바람직한 아
날로그 특징을 가질 수 있다. 마찬가지로, 로직 트랜지스터는 로직 회로(예컨대 코어 층)에 더 적절한 프로세
스를 활용할 수 있다.
도 1은 예컨대 모바일 폰, 휴대용 개인 컴퓨터같은 컴퓨터 장치나 또는 서버 컴퓨터를 위한 예시적인 이종 3D[0008]
모듈의 개념도이다. 이종 모듈은 예컨대 이용 가능한 트랜지스터 특성 디멘젼, 전력원 레벨 등등 둘 이상의 상
이한 프로세스로부터 형성된 두 개 이상의 집적회로 다이를 포함하는 모듈이다. 예를 들어, 프로세서 다이를
위한 프로세스는 통상적으로 플래시 메모리 다이를 위한 프로세스와 상이하다.
묘사된 3D 모듈은 코어 층(102), 플래시 층(104), SRAM 층(106), PCM(phase change memory) 층(108) 및 eDRAM[0009]
층(110)을 갖는다. 이것은 또한 상이한 전자 층들 사이에 신호와 전원 기준 전압을 상호 연결하기 위한 다양한
관통 실리콘 비아(TSV;through-sillicon-vias)를 갖는다. TSV는 기능 요구 및 부하 요구에 따라서 상이한 길이
와 폭을 가질 수 있다. 상이한 층들 사이에 상호 연결을 구현하기 위해 다른 유형의 상호 연결 구조가 존재할
수도 있다. 더 나아가, TSV가 도시 및 설명되었을지라도 다른 적절한 상호 연결 구조가 전역적 전원 레일을 구
현하기 위해 이용될 수도 있고, 이것은 이후 내용에서 다뤄진다.
(eDRAM은 ASIC 혹은 프로세서와 동일한 다이에 집적될 수 있는 캐패시터 기반 동적 임의 액세스 메모리인 매립[0010]
형 DRAM의 약자임에 유의하라. 이것은 보통 종래의 DRAM 보다는 누설량이 상당하지만 더 빠르다. PCM은 상변
화 메모리의 약자이다. 이것은 비휘발성 컴퓨터 메모리의 한 종류이다. PCM 기반 메모리는 칼코겐 유리
(chalcogenide glass)의 고유 특성을 활용한다. 예컨대 PCM 셀은 수직으로 집적된 PCM 셀로 형성된
PCMS(phase change memory

+ Recent posts

티스토리툴바